• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之課題，係提供即使電源電壓為動作電壓以下，輸出也不會不安定，且面積較小之輸出電路。本發明之解決手段，係於變頻迴路之電源端子設有開關電路，在電源電壓為電路之動作電壓以下時，開關電路停止變頻迴路之動作。而且，於變頻迴路之輸出端子設有電流源，停止變頻迴路之動作時，使輸出固定於電源電壓之構成。
    公开号:TW201304413A
    申请号:TW101100929
    申请日:2012-01-10
    公开日:2013-01-16
    发明作者:Masahiro Mitani；Naohiro Hiraoka；Masakazu Sugiura；Atsushi Igarashi
    申请人:Seiko Instr Inc；
    IPC主号:A63B67-00
    专利说明:
    輸出電路、溫度開關IC及電池包
    本發明係關於一側之輸出為高阻抗之輸出電路，尤其是，與電源電壓較低時可安定地動作之輸出電路相關。而且，與具備該輸出電路之溫度開關IC、及電池包相關。
    針對傳統之輸出電路進行說明。第7圖係，傳統之輸出電路的電路圖。
    傳統之輸出電路，具備：連結於輸入端子之反相器97；輸出驅動器之NMOS電晶體93；二極體連結於設在電源及接地之間的NMOS電晶體95及電容96；及由該等所控制之NMOS電晶體94。
    對電路投入電源的話，電源電壓VDD逐步增高。NMOS電晶體95，在電源電壓VDD底於閾值電壓Vthn95之期間，未導通。NMOS電晶體94，因為閘極電壓成為接地電壓VSS，而由電容96斷開。因此，輸出電路之輸出端子，處於高阻抗狀態。所以，電源投入時等之電源電壓VDD低於電路之最低動作電壓時，確定輸出電路之輸出端子必定處於高阻抗狀態。
    電源電壓VDD高於NMOS電晶體95之閾值電壓Vthn95的話，NMOS電晶體95，導通。電容96，由流過NMOS電晶體95之電流進行充電。NMOS電晶體94，在閘極電壓逐漸增高並高於閾值電壓的話，導通。NMOS電晶體94導通的話，NMOS電晶體93，機能變成有效，將反相器97之輸出傳送至輸出端子。輸出電路之輸入端子之電壓為低電平時，NMOS電晶體93導通，輸出端子之輸出電壓VOUT成為接地電壓VSS。而且，輸出電路之輸入端子的電壓為高電平時，NMOS電晶體93斷開，輸出端子之輸出電壓VOUT成為高阻抗狀態(例如，參照專利文獻1)。
    [專利文獻1]日本特開平06-075668號公報
    傳統之輸出電路，設有與NMOS電晶體93為直列之NMOS電晶體94。輸出驅動器之NMOS電晶體93，因為要求驅動能力，而使用較大尺寸之NMOS電晶體。所以，NMOS電晶體94，要求具有NMOS電晶體93之同等以上的驅動能力。
    傳統之輸出電路，因為NMOS電晶體94的尺寸較大，而有輸出電路之面積較大的課題。
    有鑑於上述課題，本發明之輸出電路，係提供面積較小之輸出電路。
    為了解決上述課題，本發明係提供一種開路汲極輸出之輸出電路，其特徵為具備：連結於前述輸出電路之輸入端子的變頻迴路；閘極連結前述變頻迴路之輸出端子，汲極連結前述輸出電路之輸出端子，源極連結於第1電源端子之輸出MOS電晶體；設於前述變頻迴路與第2電源端子之間的開關電路；以及設於前述輸出MOS電晶體之閘極與前述第1電源端子之間的電流源；且，前述開關電路，電源電壓低於前述輸出電路之最低動作電壓的話即斷開。
    本發明之輸出電路的構成上，在電源電壓為電路之動作電壓以下時，停止反相器之動作，並控制輸出驅動器之閘極成為斷開。所以，因為輸出驅動器之源極與電源之間不需要尺寸較大之MOS電晶體，可以提供電源電壓在動作電壓以下輸出也不會不安定，而且，面積較小之輸出電路。
    以下，參照圖式，針對本發明之實施方式進行說明。
    第1圖，係本實施方式之輸出電路的電路圖。
    輸出電路10，具備：PMOS電晶體11及12、NMOS電晶體21及22、以及電流源31。
    PMOS電晶體11，閘極係連結於輸出電路10之輸入端子，源極連結於PMOS電晶體12之汲極，汲極連結於NMOS電晶體22之閘極。NMOS電晶體21，閘極係連結於輸出電路之輸入端子，源極連結於接地端子(接地電壓側之電源供給端子)，汲極連結於NMOS電晶體22之閘極。PMOS電晶體12，閘極係連結於接地端子，源極連結於電源端子(電源電壓側之電源供給端子)。PMOS電晶體12，係設於由PMOS電晶體11及NMOS電晶體21所構成之反相器36的電源供給線。
    電流源31，係設於PMOS電晶體11之汲極與接地端子之間。NMOS電晶體22，源極係連結於接地端子，汲極連結於輸出電路10之輸出端子。NMOS電晶體22，係開路汲極形式之輸出驅動器。
    此處，PMOS電晶體12之閾值電壓的絕對值|Vthp12|，係高於PM0S電晶體11之閾值電壓的絕對值|Vthp11|，並為輸出電路10之最低動作電源電壓。電源電壓VDD低於最低動作電源電壓的話，PMOS電晶體12，斷開並對反相器36供給電源電壓VDD。
    此外，電流源31使NMOS電晶體22斷開。
    其次，針對輸出電路10之動作進行說明。
    電源投入，則電源電壓VDD增高。此時，電源電壓VDD低於PMOS電晶體12之閾值電壓的絕對值|Vthp12|的話，PMOS電晶體12斷開。是以，不對反相器36供給電源電壓VDD。因此，該反相器36之輸出端子，因為被電流源31下拉，反相器36之輸出電壓為接地電壓VSS。輸出驅動器之NMOS電晶體22，因為閘極電壓為接地電壓VSS而斷開，輸出電路10之輸出端子則處於高阻抗狀態。所以，輸出電路10之輸出端子，因為其被拉起至連結於輸入端子之後段電路的電源電壓，後段電路不會有錯誤動作。
    電源電壓VDD高於PMOS電晶體12之閾值電壓的絕對值|Vthp12|的話，PMOS電晶體12導通。是以，對反相器36供給電源電壓VDD。
    此處，輸出電路10之輸入端子的電壓為低電平的話，由反相器36使NMOS電晶體22之閘極電壓成為高電平，NMOS電晶體22導通，輸出電壓VOUT成為接地電壓VSS。並且，電流源31之驅動能力，係設計成低於PMOS電晶體11之驅動能力。
    此外，輸出電路10之輸入端子的電壓為高電平的話，由反相器36使NMOS電晶體22之閘極電壓成為低電平，NMOS電晶體22斷開，輸出電路10之輸出端子成為高阻抗狀態。
    依據本實施方式之輸出電路的構成，因為電源電壓為電路之動作電壓以下時，停止反相器之動作，輸出驅動器之閘極由電流源斷開，輸出驅動器與電源之間無需尺寸較大之MOS電晶體。所以，可以縮小輸出電路10之面積。
    此外，電源投入時等之電源電壓VDD低於輸出電路10之最低動作電源電壓時，因為輸出電壓VOUT必定成為高阻抗，故後段電路不會有錯誤動作。
    第2圖，係本實施方式之輸出電路之其他例的電路圖。第2圖之輸出電路10，更具備：電流源32及PMOS電晶體13。
    PMOS電晶體13及電流源32，係直列連結於電源端子及接地端子之間。PMOS電晶體13，閘極及汲極係連結於接地端子。電流源32與PMOS電晶體13之源極的連結點，則連結於PMOS電晶體12之閘極。
    如上所示之構成的話，輸出電路10之最低動作電源電壓，係以電流源32及2個PMOS電晶體12~13來設定。亦即，電源電壓VDD高於2個PMOS電晶體12及13之閾值電壓之絕對值的合計電壓的話，PMOS電晶體12導通，對反相器36供給電源電壓VDD。
    此外，在第2圖之輸出，於PMOS電晶體12之閘極與接地端子之間，設有二極體連結之PMOS電晶體13，然而，也可設置二極體連結之NMOS電晶體。
    第3圖，係本實施方式之輸出電路之其他例的電路圖。如第3圖所示，NMOS電晶體22之閘極，亦可介由電阻33連結於PMOS電晶體11之汲極。
    如上所示之構成的話，因為係由電阻33及NMOS電晶體22之閘極．源極間電容來構成低通濾波器，突波所導致之NMOS電晶體22的錯誤動作減少。並且，電流源31，也可以連結於電阻33與NMOS電晶體21之汲極的連結點。
    此外，在第1圖之輸出電路，以控制對反相器36之電源電壓VDD的供給為目的之NMOS電晶體，也可以設於反相器36與接地端子之間。而且，第1圖中，係使用開路汲極形式之NMOS電晶體22，電源電壓VDD低於輸出電路10之最低動作電源電壓時，輸出電壓VOUT成為高阻抗。然而，並未圖示，也可以使用開路汲極形式之PMOS電晶體。
    此時，以控制對反相器36之電源電壓VDD的供給為目的之NMOS電晶體之閘極，係連結於電源端子，源極，連結於接地端子，汲極，連結於NMOS電晶體21之源極。開路汲極形式之PMOS電晶體的閘極，係連結於反相器36之輸出端子，源極，連結於電源端子，汲極，連結於輸出電路10之輸出端子。電流源31，設於電源端子與反相器36之輸出端子之間。
    此處，電源電壓VDD高於NMOS電晶體之閾值電壓Vthn的話，NMOS電晶體導通，對反相器36供給電源電壓VDD。
    此外，電源電壓VDD低於PMOS電晶體12之閾值電壓的絕對值|Vthp12|的話，PMOS電晶體12斷開。是以，不對反相器36供給電源電壓VDD。因此，因為該反相器36之輸出端子由電流源31拉起，反相器36之輸出電壓成為電源電壓VDD，PMOS電晶體斷開，輸出電路10之輸出端子成為高阻抗狀態。
    其次，針對輸出電路10之適用例之1進行說明。而且，針對具備輸出電路10之溫度開關IC、及具備電池保護IC之電池包的構成進行說明。此處，溫度開關IC，係檢測異常溫度。電池保護IC，係保護電池之過充電．過放電。第4圖，係電池包的方塊圖。第5圖，係電池保護IC的方塊圖。第6圖，係溫度開關IC的方塊圖。
    電池包50，如第4圖所示，具備電池保護IC51、溫度開關IC52、P型FET53~55、電阻57、及電池58。而且，電池包50，具備外部端子EB+、及外部端子EB-。
    電池保護IC51，如第5圖所示，具備：基準電壓生成電路61~62、過充電檢測比較器64、及過放電檢測比較器63。而且，電池保護IC51，具備：電源端子、接地端子、充電控制端子CO、及放電控制端子DO。
    溫度開關IC52，如第6圖所示，具備：溫度電壓生成電路75、基準電壓生成電路71~72、高溫檢測比較器73、低溫檢測比較器74、NOR電路76、及輸出電路10。溫度電壓生成電路75，並未圖示，然而，係由PNP雙極電晶體等所構成。而且，溫度開關IC52，具備：電源端子、接地端子、及輸出端子DET。
    電池保護IC51之電源端子，係連結於電池58之正極端子，接地端子，連結於電池58之負極端子，放電控制端子DO，連結於P型FET53之閘極，充電控制端子CO，連結於P型FET54之閘極及P型FET55之汲極。溫度開關IC52之電源端子，係連結於電池58之正極端子，接地端子，連結於電池58之負極端子，輸出端子DET，連結於P型FET55之閘極。
    電阻57，設於外部端子EB+、與輸出端子DET及P型FET55之閘極之連結點之間。P型FET53之源極及背閘極，係連結於電池58之正極端子，汲極，連結於P型FET54之汲極。P型FET54之源極及背閘極，係連結於外部端子EB+。P型FET55之源極及背閘極，係連結於外部端子EB+。外部端子EB-，係連結於電池58之負極端子。亦即，P型FET53~54，係直列地設於電池58之充放電路徑。
    基準電壓生成電路61~62、過充電檢測比較器64、及過放電檢測比較器63，設於電源端子與接地端子之間。過充電檢測比較器64之反轉輸入端子，係連結於基準電壓生成電路62之輸出端子，非反轉輸入端子，連結於電源端子，輸出端子，連結於充電控制端子CO。過放電檢測比較器63之反轉輸入端子，係連結於電源端子，非反轉輸入端子，連結於基準電壓生成電路61之輸出端子，輸出端子，連結於放電控制端子DO。
    基準電壓生成電路71~72、高溫檢測比較器73、低溫檢測比較器74、溫度電壓生成電路75、以及NOR電路76及輸出電路10，係設於電源端子與接地端子之間。高溫檢測比較器73之非反轉輸入端子，係連結於基準電壓生成電路71之輸出端子，反轉輸入端子，連結於溫度電壓生成電路75之輸出端子。低溫檢測比較器74之非反轉輸入端子，連結於溫度電壓生成電路75之輸出端子，反轉輸入端子，連結於基準電壓生成電路72之輸出端子。NOR電路76之第一輸入端子，係連結於高溫檢測比較器73之輸出端子，第二輸入端子，連結於低溫檢測比較器74之輸出端子，輸出端子，連結於輸出電路10之輸入端子。輸出電路10之輸出端子，係連結於輸出端子DET。
    溫度開關IC52，檢查到異常溫度的話，使輸出電流流過。依據輸出電流，電阻57發生電壓。P型FET55，由電阻57所發生之電壓進行導通。是以，充電控制用之P型FET54斷開，充電獲得控制。而且，電池58處於過充電狀態的話，電池保護IC51以使P型FET54斷開之方式驅動。電池58處於過放電狀態的話，以使放電控制用之P型FET53斷開之方式驅動。
    其次，針對電池包50之動作進行說明。
    [電池58處於過充電狀態時的動作]充電器(未圖示)連結於電池包50。基準電壓生成電路62，生成對應用以表示電池58處於過充電狀態之過充電電壓的基準電壓VREF2。過充電檢測比較器64，進行電池58之電壓的分壓電壓及基準電壓VREF2的比較，依據比較結果，反轉輸出電壓。具體而言，電池58之電壓的分壓電壓為基準電壓VREF2以上的話，過充電檢測比較器64之輸出電壓反轉而成為高電平。是以，P型FET54斷開，停止對電池58之充電。
    [電池58處於過放電狀態時的動作]負荷(未圖示)連結於電池包50。基準電壓生成電路61，生成對應用以表示電池58處於過放電狀態之過放電電壓的基準電壓VREF1。過放電檢測比較器63，進行電池58之電壓的分壓電壓及基準電壓VREF1的比較，依據比較結果，反轉輸出電壓。具體而言，電池58之電壓的分壓電壓為基準電壓VREF1以下的話，過放電檢測比較器63之輸出電壓反轉而成為高電平。是以，P型FET53斷開，停止對電池58之放電。
    [高溫之異常溫度時的動作]溫度電壓生成電路75，依據溫度生成溫度電壓VTEMP。溫度電壓生成電路75，具有溫度增高的話，溫度電壓VTEMP降低的特性。基準電壓生成電路71，生成對應於應檢測之高溫之異常溫度的基準電壓VREF3。高溫檢測比較器73，進行溫度電壓VTEMP及基準電壓VREF3之比較，依據比較結果，反轉輸出電壓。具體而言，隨著溫度增高，溫度電壓VTEMP降低，溫度電壓VTEMP為基準電壓VREF3以下的話，高溫檢測比較器73之輸出電壓成為高電平。亦即，溫度為高溫之異常溫度以上的話，高溫檢測比較器73之輸出電壓成為高電平。是以，NOR電路76之輸出電壓成為低電平，輸出電路10導通，電流流過電阻57，於電阻57發生電壓，輸出端子DET之電壓成為低電平。是以，P型FET55導通，P型FET54斷開，停止對電池58之充電。
    [低溫之異常溫度時的動作]基準電壓生成電路72，生成對應於應檢測之低溫之異常溫度的基準電壓VREF4。低溫檢測比較器74，進行溫度電壓VTEMP及基準電壓VREF4之比較，依據比較結果，反轉輸出電壓。具體而言，溫度降低則溫度電壓VTEMP增高，溫度電壓VTEMP為基準電壓VREF4以上的話，低溫檢測比較器74之輸出電壓成為高電平。亦即，溫度為低溫之異常溫度以下的話，低溫檢測比較器74之輸出電壓成為高電平。是以，如前面所述，停止對電池58之充電。
    是以，藉由如前述之輸出電路10的動作，電源電壓VDD低於輸出電路10之最低動作電源電壓時，溫度開關IC52之輸出電路10必定斷開。是以，輸出電路10之輸出端子，亦即，溫度開關IC52之輸出端子DET的電壓，藉由電阻57而必定被拉起成外部端子EB+之電壓。因此，因為電源電壓VDD低於輸出電路10之最低動作電源電壓時，P型FET55必定斷開，溫度開關IC52，不一定能介由P型FET55控制P型FET54。是以，例如，由電池58為0伏特附近之電壓狀態充電時，因為電池58之電壓(電源電壓VDD)較低，即使溫度開關IC52錯誤動作而使P型FET54斷開，而防止即使電池58之電壓較低卻停止充電的情形。
    此外，如第6圖所示，以電池包50之保護機能而言，過充電檢測比較器64及過放電檢測比較器63是必要的。然而，並未圖示，電池包50之規格上，不需要過放電檢測機能之保護機能時，也可以刪除過放電檢測比較器63。此時，也可以刪除P型FET53。
    此外，如第6圖所示，電池包50需要高溫檢測比較器73及低溫檢測比較器74之保護機能。然而，電池包50之規格上，不需要低溫檢測機能或高溫檢測機能之保護機能時，也可以沒有低溫檢測比較器74或高溫檢測比較器73。
    此外，電阻57及P型FET55等，也可以內建於溫度開關IC52。
    此外，第4圖中，充放電控制用之P型FET53~54，設於外部端子EB+與電池58之正極端子之間，然而，並未圖示，也可以將2個N型FET設於外部端子EB-與電池58之負極端子之間。此時，P型FET55、電阻57、及電池保護IC51之內部電路、以及溫度開關IC52之內部電路，可以適度地進行變更。
    此外，溫度開關IC52，第4圖中，只控制充電控制用之P型FET54，然而，並未圖示，也可以只控制放電控制用之P型FET53。而且，也可以控制P型FET53~54之雙方。
    10‧‧‧輸出電路
    31‧‧‧電流源
    50‧‧‧電池包
    51‧‧‧電池保護IC
    52‧‧‧溫度開關IC
    58‧‧‧電池
    61、62、71、72‧‧‧基準電壓生成電路
    63‧‧‧過放電檢測比較器
    64‧‧‧過充電檢測比較器
    73‧‧‧高溫檢測比較器
    74‧‧‧低溫檢測比較器
    75‧‧‧溫度電壓生成電路
    第1圖係本實施方式之輸出電路的電路圖。
    第2圖係本實施方式之輸出電路之其他例的電路圖。
    第3圖係本實施方式之輸出電路之其他例的電路圖。
    第4圖係電池包的方塊圖。
    第5圖係電池保護IC的方塊圖。
    第6圖係溫度開關IC的方塊圖。
    第7圖係傳統之輸出電路的電路圖。
    10‧‧‧輸出電路
    11‧‧‧PMOS電晶體
    12‧‧‧PMOS電晶體
    21‧‧‧NMOS電晶體
    22‧‧‧NMOS電晶體
    31‧‧‧電流源
    36‧‧‧反相器
    权利要求:
    Claims (5)
    [1] 一種輸出電路，係開路汲極輸出之輸出電路，其特徵為具備：變頻迴路，係連結於前述輸出電路之輸入端子；輸出MOS電晶體，係閘極連結於前述變頻迴路之輸出端子，汲極連結於前述輸出電路之輸出端子，源極連結於第1電源端子；開關電路，係設於前述變頻迴路與第2電源端子之間；以及電流源，係設於前述輸出MOS電晶體之閘極與前述第1電源端子之間；且前述開關電路，電源電壓低於前述輸出電路之最低動作電壓的話即斷開。
    [2] 如申請專利範圍第1項記載之輸出電路，其中前述開關電路，係由閘極連結於第1電源端子之MOS電晶體所構成，前述MOS電晶體之閾值電壓的絕對值係前述最低動作電壓。
    [3] 如申請專利範圍第2項記載之輸出電路，其中前述開關電路，更具備直列連結於第1電源端子與第2電源端子之間的第2電流源及第2MOS電晶體，前述第2電流源與前述第2MOS電晶體之連結節點連結於前述MOS電晶體之閘極，前述MOS電晶體與前述第2MOS電晶體之閾值電壓的絕對值合計電壓為前述最低動作電壓。
    [4] 一種溫度開關IC，其特徵為具備：溫度電壓生成電路，係依據溫度生成溫度電壓；基準電壓生成電路，係生成對應異常溫度之基準電壓；比較器，係進行前述溫度電壓與前述基準電壓之比較，依據比較結果反轉輸出電壓；以及申請專利範圍第1項記載之輸出電路，係連結於前述比較器之輸出端子。
    [5] 一種電池包，係具備用以控制電池及前述電池之充放電之電池保護IC的電池包，其特徵為，具備：充電控制用FET，係設於前述電池之充放電路徑；及申請專利範圍第4項記載之溫度開關IC，係用以檢測異常溫度；且前述溫度開關IC檢測到異常溫度的話，使前述充電控制用FET斷開。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5439800B2|2014-03-12|二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パック
    US8193774B2|2012-06-05|Battery pack
    JP5457206B2|2014-04-02|電池パック
    JP5032378B2|2012-09-26|充放電制御回路及びバッテリ装置
    JP5718478B2|2015-05-13|リチウム電池保護回路
    TWI539747B|2016-06-21|Output circuit, temperature switch IC and battery pack
    TWI419432B|2013-12-11|充放電控制電路及充電式電源裝置
    US20110169457A1|2011-07-14|Battery pack
    US9401607B2|2016-07-26|Charge and discharge control circuit and battery device
    US8896270B2|2014-11-25|Semiconductor integrated circuit, protection circuit, and battery pack
    US8378635B2|2013-02-19|Semiconductor device and rechargeable power supply unit
    JP2018011387A|2018-01-18|保護ｉｃ及び半導体集積回路
    JP2011239652A|2011-11-24|電池保護装置及び電池保護用集積回路
    TWI578663B|2017-04-11|A semiconductor device having a charging system
    US8618774B2|2013-12-31|Charge and discharge battery control circuit
    JP2009183050A|2009-08-13|電池パック
    TW202135418A|2021-09-16|充放電控制電路以及電池裝置
    TWI505602B|2015-10-21|用來對電池進行充放電的晶片及用來保護電池免於過度充放電傷害的保護電路
    TW201941014A|2019-10-16|參考電壓產生電路
    同族专利:
    公开号 | 公开日
    TWI539747B|2016-06-21|
    US9118326B2|2015-08-25|
    KR101751547B1|2017-06-27|
    US20120187911A1|2012-07-26|
    JP2012156718A|2012-08-16|
    KR20120086256A|2012-08-02|
    CN102624371A|2012-08-01|
    JP5588370B2|2014-09-10|
    CN102624371B|2016-06-22|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI583089B|2016-04-29|2017-05-11|盧昭正|電池放電保護裝置|JPS5323669A|1976-08-17|1978-03-04|Citizen Watch Co Ltd|Small electronic device|
    JPS5750135A|1980-09-09|1982-03-24|Nec Corp|Inverter circuit|
    JPS5869115A|1981-10-20|1983-04-25|Toshiba Corp|Semiconductor integrated circuit|
    JPS592436A|1982-06-29|1984-01-09|Fujitsu Ltd|Ttl circuit|
    US4791323A|1986-10-23|1988-12-13|Silicon Systems, Inc.|Level translation circuit|
    JPH0814781B2|1988-07-18|1996-02-14|三菱電機株式会社|Ｉｃメモリカード|
    JPH02210913A|1989-02-10|1990-08-22|Matsushita Electric Ind Co Ltd|Mos integrated circuit|
    JPH0334719A|1989-06-30|1991-02-14|Toshiba Micro Electron Kk|Semiconductor integrated circuit|
    JPH0675668A|1992-08-25|1994-03-18|Nec Corp|出力回路|
    US5406139A|1993-03-19|1995-04-11|Advanced Micro Devices, Inc.|Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching|
    US6069491A|1997-02-17|2000-05-30|Siemens Aktiengesellschaft|Integrated buffer circuit|
    JP3613979B2|1997-11-17|2005-01-26|富士電機デバイステクノロジー株式会社|温度検出機能内蔵ドライバｉｃ|
    US6362665B1|1999-11-19|2002-03-26|Intersil Americas Inc.|Backwards drivable MOS output driver|
    US6362655B1|2000-11-15|2002-03-26|Intel Corporation|Linear active resistor and driver circuit incorporating the same|
    JP3990372B2|2004-03-15|2007-10-10|埼玉日本電気株式会社|移動通信機器|
    US7598779B1|2004-10-08|2009-10-06|Altera Corporation|Dual-mode LVDS/CML transmitter methods and apparatus|
    JP2006112889A|2004-10-14|2006-04-27|Kawasaki Microelectronics Kk|電源電圧検出回路|
    US8018268B1|2004-11-19|2011-09-13|Cypress Semiconductor Corporation|Over-voltage tolerant input circuit|
    JP4764234B2|2006-04-07|2011-08-31|株式会社東芝|インピーダンス変換回路及び電子機器|
    JP2008028442A|2006-07-18|2008-02-07|Ricoh Co Ltd|電流駆動型差動ドライバを備える半導体装置及び電流駆動差動ドライバの動作制御方法|
    US7511534B1|2007-10-05|2009-03-31|Micron Technology, Inc.|Circuits, devices, systems, and methods of operation for a linear output driver|
    JP5010514B2|2008-01-24|2012-08-29|株式会社リコー|電圧検出回路|
    JP5468882B2|2009-07-03|2014-04-09|セイコーインスツル株式会社|Ｃｍｏｓ入力バッファ回路|
    JP5442558B2|2010-08-06|2014-03-12|ルネサスエレクトロニクス株式会社|出力回路及びデータドライバ及び表示装置|JP6229952B2|2012-08-10|2017-11-15|パナソニックＩｐマネジメント株式会社|バッテリー装置およびバッテリー制御装置|
    JP6719233B2|2016-03-07|2020-07-08|エイブリック株式会社|出力回路|
    KR101944989B1|2017-06-20|2019-02-01|장철호|장애인 및 비장애인용 비상 경고 장치|
    US10979049B2|2019-05-03|2021-04-13|Taiwan Semiconductor Manufacturing Company Ltd.|Logic buffer circuit and method|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011013326A|JP5588370B2|2011-01-25|2011-01-25|出力回路、温度スイッチｉｃ、及び、電池パック|
    [返回顶部]